机读格式显示(MARC)
- 000 01898nam0 2200385 450
- 010 __ |a 978-7-121-05241-5 |d CNY35.00(含光盘1张) |z 7-121-05241-5
- 100 __ |a 20100705e2007 em y0chiy0110 ea
- 200 1_ |a Verilog digital system design |A V e r l o g d i g i t a l s y s t e m d e s i g n |e register transfer level synthesis, testbench, and verificationVerilog |d = 数字系统设计 |e RTL综合、测试平台与验证 |e 英文版 |f (美)Zainalabedin Navabi著 |F ( Mei ) Z a i n a l a b e d i n N a v a b i Zhu |g 夏宇闻改编 |z chi
- 210 __ |a 北京 |A Bei Jing |c 电子工业出版社 |C Dian Zi Gong Ye Chu Ban She |d 2007
- 215 __ |a 17,316页 |c 图 |d 24cm |e 1光盘
- 306 __ |a 由电子工业出版社和美国麦格劳-希尔教育出版(亚洲)公司合作出版
- 307 __ |a 附光盘:ISBN 978-7-89485-461-2
- 330 __ |a 本书主要讲述基于IEEE Std 1364-2001版本的Verilog硬件描述语言,着重讲述了使用Verilog进行数字系统的设计、验证及综合。根据数字集成电路设计的工程需求,本书重点关注了testbench的设计编写、验证和测试技术,深入讲述了基于Verilog HDL的开关级、门级、RTL级、行为级和系统级建模技术,从而使读者能尽快掌握硬件电路和系统的高效Verilog编程技术。
- 510 1_ |a 数字系统设计 |e RTL综合、测试平台与验证 |z chi
- 517 1_ |a RTL综合、测试平台与验证 |9 RTL zong he、 ce shi ping tai yu yan zheng
- 606 0_ |a 硬件描述语言 |x 程序设计 |j 教材
- 701 _1 |c (美) |a 纳瓦毕 |A Na Wa Bi |b Z. |g (Navabi, Zainalabedin) |4 著
- 702 _0 |a 夏宇闻 |9 xia yu wen |4 改编
- 801 _0 |a CN |b RENTIAN |c 20100705
- 905 __ |a SXDTDX |d TP312VH/5
- 985 __ |a C013146 |h |m 订购 |r |d 0 |b 教技学院资料室 |y |c |e 0 |a Z017843 |h |m 订购 |r |d 35 |b 教技学院资料室 |y |c |e 0