机读格式显示(MARC)
- 010 __ |a 978-7-5606-4924-5 |d CNY34.00
- 099 __ |a CAL 012019016357
- 100 __ |a 20190226d2018 ekmy0chiy50 ea
- 200 1_ |a Verilog程序设计与EDA |A Verilog cheng xu she ji yu EDA |f 刘靳, 刘笃仁编著
- 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2018
- 215 __ |a 231页 |c 图 |d 26cm
- 225 2_ |a 高等学校电子信息类专业“十三五”规划教材 |A gao deng xue xiao dian zi xin xi lei zhuan ye “ shi san wu ” gui hua jiao cai
- 330 __ |a 本书主要内容包括:Verilog HDL的基本结构与描述方式、Verilog HDL的基本要素、Verilog HDL的基本语句、组合电路设计、时序电路设计、仿真测试程序设计、组合电路设计实例、时序电路设计实例、EDA开发软件等。
- 333 __ |a 本书可作为高等学校通信、电子工程、自动控制、工业自动化、检测技术及电子技术应用等相关电类专业本科和专科生Verilong HDL、EDA俄成的教材和教学参考书,也可作为相关工程技术人员的学习参考书
- 410 _0 |1 2001 |a 高等学校电子信息类专业“十三五”规划教材
- 606 0_ |a VHDL语言 |A VHDL yu yan |x 程序设计 |x 高等学校 |j 教材
- 606 0_ |a 电子电路 |A dian zi dian lu |x 计算机辅助设计 |x 高等学校 |j 教材
- 701 _0 |a 刘靳 |A liu jin |4 编著
- 701 _0 |a 刘笃仁 |A liu du ren |4 编著
- 801 _0 |a CN |b SXDTDX |c 20190604
- 905 __ |a SXDTDX |d TP312VH/8(2)