机读格式显示(MARC)
- 000 01426nam0 2200325 450
- 010 __ |a 978-7-5606-5094-4 |d CNY58.00
- 049 __ |a O330100ZJX |b UCS01009439211
- 100 __ |a 20190320d2019 em y0chiy50 ea
- 200 1_ |a 数字电路设计及Verilog HDL实现 |A Shu Zi Dian Lu She Ji Ji Verilog Hdl Shi Xian |9 shu zi dian lu she ji ji Verilog HDL shi xian |f 康磊,李润洲编著
- 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2019
- 300 __ |a 高等学校电子信息类专业“十三五”规划教材
- 330 __ |a 本书主要内容包括数字系统设计概述、数字技术基础、Verilog HDL基本语法、组合逻辑电路分析和设计、时序逻辑电路分析和设计、可编程逻辑器件原理、Verilog HDL综合设计实例、Quartus Ⅱ开发环境简介等,并将Verilog HDL的介绍渗透于各个章节。
- 512 1_ |a 数字电路设计及Verilog实现 |A Shu Zi Dian Lu She Ji Ji Verilog Shi Xian |9 shu zi dian lu she ji ji Verilog shi xian
- 606 0_ |a 数字电路 |A Shu Zi Dian Lu |x 电路设计 |x 高等学校 |j 教材
- 606 0_ |a VHDL语言 |A Vhdl Yu Yan |x 程序设计 |x 高等学校 |j 教材
- 701 _0 |a 康磊 |A Kang Lei |9 kang lei |4 编著
- 701 _0 |a 李润洲 |A Li Run Zhou |9 li run zhou |4 编著
- 801 _0 |a CN |b SXDTDX |c 20190604
- 856 4_ |u http://www.zxhsd.com/kgsm/ts/2019/03/06/4469162.shtml
- 905 __ |a SXDTDX |d TN790.2/15